電源變壓器（T1）專為反激式功率轉換設計。為優化EMI屏蔽效果，初級繞組的起始端（引腳3）必須連接至InnoSwitch4-CZ內部PowiGaN開關的噪聲端DRAIN引腳，末端（引腳2）則接至 bulk電容（C44）的正極。由D1和C18構成的緩沖電路可抑制漏感電壓尖峰，有效降低PowiGaN開關的電壓應力，建議D1選用快恢復二極管。
與傳統RCD鉗位電路不同，InnoSwitch4-CZ采用的緩沖配置無需電阻來耗散漏感能量。相反，漏感能量會儲存于C18中，并最終通過回收實現PowiGaN的零電壓開關（ZVS）。在PowiGaN下一次導通前，ClampZero的高邊開關會先行導通，使C18中的能量流向漏感并為其充電。存儲在漏感中的電流隨后迫使PowiGaN的輸出電容放電至零，恰在其再次導通前完成。這種ZVS行為大幅降低了PowiGaN的開關損耗，使其能在更高頻率下工作。
U3的開關時序是實現ZVS的關鍵。當次級側通過FluxLink信號傳輸指令時，InnoSwitch4-CZ芯片會從HSD引腳發出信號，以固定時長（tHSD）激活ClampZero IC（通過IN引腳）。在此期間，C18會為CCM模式下的漏感或DCM模式下的漏感與勵磁電感同時充電。漏感充電完成后，ClampZero IC關閉，而InnoSwitch4-CZ芯片在導通PowiGaN開關前會等待特定延遲時間（低壓輸入時為tLLDL，高壓輸入時為tHLDL）。此延遲期間，漏感會釋放PowiGaN漏極電容的存儲電壓，迫使其降至零伏，從而實現PowiGaN再次導通時的ZVS操作。
高壓輸入時的延遲時間固定為tHLDL，而低壓延遲時間tLLDL則通過HSD電阻R33（連接于HSD引腳與Source引腳之間）編程設定。
InnoSwitch4-CZ芯片具備自啟動功能，其內部高壓電流源從DRAIN引腳引出，為PRIMARY BYPASS引腳（BPP）的電容C5充電以供電給一次側控制器。正常工作時，一次側控制器由變壓器T1的偏置繞組供電。該偏置繞組的輸出經二極管D2整流、電容C6濾波后，通過由齊納二極管VR4、偏置電阻R29、晶體管Q1及限流電阻R12構成的線性穩壓器為BPP供電。R12兩端電壓（Q1發射極電壓減去BPP分流電壓）除以其阻值，即為供給BPP的電流值。
輸出調節采用調制技術實現：根據負載情況動態調整開關頻率（FSW）和初級電流限值（ILIM）。重載時，初級脈沖以高FSW頻率出現，并在選定ILIM范圍內以高限值終止；輕載時，FSW與ILIM同步降低；空載或極輕載時，FSW降至最小值并啟用脈沖跳過機制（周期調制）。
V引腳電阻R19用于輸入線電壓監測，其連接在高壓bulk電容（C2與C3）與V引腳之間。該電路會檢測輸入電壓是否高于欠壓啟機閾值且低于過壓關斷閾值。選用2.74MΩ的R19可在低壓輸入時獲得最佳效率。
