前言

我們常規的芯片比如MCU，CAN收發器驅動IC等的電源引腳需要連接去耦電容器，目的是滿足芯片內部瞬時電流的需求，從而降低電源線的噪聲，從而提高電源完整性。大容量電容器在提高較低頻率，比如幾百KHz的電源性能方面發揮著重要作用。當然我們也可以通過使用并聯多個電容來達到相同的效果。但是如果從低頻領域跨入高頻領域，一般容值較高的電容因為自身ESL的影響，其頻率響應會比較遲緩，這時我們就需要并聯多個MLCC陶瓷電容。這樣可以降低ESL和ESR，同時又增加了總的等效電容容量。

并聯電容的容值需要不同嗎

首先需要明確的是使用多個電容并聯實現去耦功能時，使用相同容值的電容和使用不同容值的電容的組合時，去耦效果是不同的，那么如何選擇呢？

1.相同容值的電容并聯方案

首先，如果采用3個100nF的電容進行并聯，那么等效的電容容量為300nF，等效的ESL和ESR僅為單個電容的三分之一，對應的等效后電路的電容自諧振頻率點沒變，但是對應的阻抗會降低。

舉個例子，如果100nF電容的自諧振頻率點是10MHz，并聯3個100nF電容的自諧振頻率點依舊是10MHz，對于超過10MHz的頻率范圍作用就不明顯了。

2.不同容值的電容并聯方案

如果采用1nF,100nF,1uF并聯，等效的電容容量，等效的ESL和ESR也會普遍降低，但是對應的等效后電路的電容自諧振頻率點也發生了變化。

大電容器的自諧振頻率較低，小電容器的自諧振頻率較高。當大、小電容器的理想電容容抗與理想電感感抗匹配時，發生諧振。并聯電容器組合的自諧振頻率與各自電容器的自諧振頻率相同。舉個例子，如果100nF電容的自諧振頻率點是10MHz，10nF電容的自諧振頻率點是100MHz，1uF電容的自諧振頻率點是1MHz，那么對于100MH頻率范圍以內去耦效果應該都挺好吧？

當然不是，美中不足之處在于在自諧振頻率之間，有一個新的特性，即阻抗的峰值，稱為并聯諧振峰值，這個峰值發生在并聯諧振頻率處，這個峰值是我們不想要的，在高速電路中，并聯諧振峰值可能會導致電源電壓波動超標。

總結

不同容值的電容并聯方案相比相同容值的電容并聯方案而言，可以在更寬的頻率范圍內獲得較低的電容等效阻抗，我們的最終設計目標是，不論負載瞬態電流如何變化，都要保持負載兩端電壓變化范圍很小，這個要求等效于電源系統的阻抗Z要足夠低。我們是通過去耦電容來達到這一要求的，因此從等效的角度出發，可以說去耦電容降低了電源系統的阻抗。